RISCプロセッサなどに見られる、オペランドが3個ある命令のこと。
例えばC←A+Bは、A←A+Bと比べ、コンパイラに通したときにスタックの移し変えが不要となり高速化に寄与したので、RISCではよく採用された。
RISCは一般にレジスタの数が多いため、CISCと違ってレジスタを贅沢に使えたことも、背景にあったものと思われる。
2オペランド命令を廃し、3オペランド命令だけとする案や実装もある。
例えば、A←Bという命令をA←B+0と書くことで、命令の直交性や命令セットのシンプルさに寄与し、さらにコンパイラの処理が軽くできると考えられた。
しかし0をイミディエイト(即値)とするのは効率が良くないので、こういったプロセッサでは常に0が読み出されるゼロレジスタと呼ばれるものが用意されている。