74シリーズの一つ。高速CMOS版の74HC139などがある。別名「Dual 2-to-4 line decoder」。一般名称は2回路2-4デコーダーで、2ビットの入力を4ビットに展開する。
動作
入力(A・B)はアクティブ・ハイ(正論理)だが、イネーブル入力(G)と出力(Y0〜Y3)はアクティブ・ロー(負論理)である。
これは、このICがアドレス信号(正論理)に応じてチップセレクト信号(負論理)を出すような用途が想定されているためと思われる。
論理表
| G | B | A | Y0 | Y1 | Y2 | Y3 |
|---|---|---|---|---|---|---|
| 1 | × | × | 1 | 1 | 1 | 1 |
| 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 0 |
用法
例えばSuperH SH7615(外部アドレスバス24ビット)で使う例を説明する。
CS3(0x6000000〜0x7ffffff)に複数のICを繋ぐとすると、GにCS3、AにA22、BにA23を接続する。
こうすると、0x60xxxxxへのアクセスでY0にLが出力されるため、これをチップセレクト信号として利用できる。同様にY1は64xxxxx、Y2は68xxxxx、Y3は6Cxxxxxの時にLが出力される。これで一本のチップセレクト信号とアドレスバスから、最大4つのICを利用できるようになる。