Cell Broadband Engine

PPEは、プロセッサコア(PPU)に1次キャッシュ、2次キャッシュが搭載された、CPUコアである。

プロセッサコアは、2スレッドSMT機能を持ち、VMX(128ビットSIMD命令用コプロセッサ)に対応したPowerPC G5(PowerPC 970)相当のプロセッサである。

1次キャッシュは、命令・データで各32Kiバイトが搭載される。

2次キャッシュとして、512Kiバイトがオンダイで搭載される。

ローカルストアを持つSIMD構造のRISCプロセッサがSPUである。

SPUは、128本の128ビットレジスタファイルを持ち、更に256Kiバイトのローカルストア(LS)を持つ。これらを合わせたものがSPEであり、CELLには8つのSPEが搭載されている。

SPEはモジュラー構造を採用しているため、増減によって浮動小数点演算能力の調整が可能である。

なお、PlayStation3では8つのSPEのうち7つしか使用しない。これは製造が難しいCELLの歩留まりを上げるためで、一つ故障していても製品として出荷可能にするためである。

プロセッサコアと各SPUは、内部バスであるEIBに接続されている。

EIBは環状になったバスであり、左回り、右回りそれぞれ2本ずつある。データは64ビットのタグと128ビットのデータからなる192ビットのパケットで送られ、バス内を循環する。速度は、最大で96バイト/1クロックである。

パケットのタグに宛先を付けてEIBに流すことになるが、その構造上、通信に伴う遅延が常に発生する。しかし直結ではなく敢えてリングバスにしたのは、SPEの増減など、CELLのバリエーション化を想定したためと考えられる。

Rambus社の「XDR DRAM」デュアルチャネル接続に対応するメモリコントローラである。

周辺デバイスと接続するためのバスコントローラで、FlexIOと呼ばれるインターフェイスを提供する。バス幅は96ビットで、96ビットを8ビット単位で上下任意に設定できる。

PlayStation3では、このバスにGPUを接続する。

その他、CELLを複数用いたSMPシステムを構成する場合、このバス経由で接続することが可能と考えられる。