Intel製IA-32(x86)プロセッサーのうち、Core 2用に開発されたマイクロアーキテクチャー(内部構造)。
高クロック化のみを速度向上の基準とした、発熱上等の先代「NetBurstマイクロアーキテクチャー」は行き詰まりを見せていた。
この改善として、従来と設計方針を変えて作られたものが、Coreマイクロアーキテクチャーである。
先代NetBurst、先々代P6は、内部をRISCにしていた。CISCであるx86命令を単純な命令に分解して深いパイプラインに投入し、あとは高クロック化によってその実行速度を上げるという、効率化優先の設計だった。
しかし、あまりの消費電力と発熱量により、もはや高性能化は無理な状態にまでなってしまった。
同時期、モバイル用としてPentium M(コードネームBanias/Dothan)があり、良好な性能と低消費電力を両立させていた。モバイル用だったので、当時はこれを転用しようという考えはなかったが、やがてモバイル用はCoreブランドへと移行。この頃、デスクトップ/サーバー用のコアはCoreをベースにしたものとする方針が決定した。
なお、Core(Core Solo/Core Duo)でも、Banias/DothanはP6マイクロアーキテクチャーであり、Core アーキテクチャーではない。初のCore アーキテクチャーはYonahである。
イスラエル・ハイファの開発チームにより開発された。
NetBurstの、クロックあたりの命令実行数(IPC)を落として高クロック化という方針から、Pentium Mや、対抗であるAthlon 64等と同様にIPCを高めるよう設計されている。
初の製品はCore Duo(Yonah)であったが、ブランド名はCentrino DuoまたはCentrinoで、Coreという名は殆ど表に出ていなかった。
Coreの名が本格的に表に出るようになったのはCore 2以降で、そして2008(平成20)年末頃からは、徐々に改良されたCoreマイクロアーキテクチャーである、Nehalemマイクロアーキテクチャーへと移行した。
Coreマイクロアーキテクチャーを採用しているのはCore Duo/SoloとCore 2シリーズと関連製品のみで、後継製品では採用されていない。
インテルのホワイトペーパーによれば、Coreマイクロアーキテクチャーには次のような特徴があるとされる。
マイクロオペレーション(μOPs)制御機構で、P6 マイクロアーキテクチャーから採用されたものの大幅な改良、強化。
最大4命令のフェッチ、ディスパッチ、実行、リタイアの同時実行が可能となった。
2次キャッシュを、二つのコアで共有する技術。
従来はコアごとに別の2次キャッシュを搭載していたが、重複が生じ無駄になり効率も低下する。そこで共有するが、この技術ではコアごとにキャッシュ領域の容量を動的に変更できる。
2次キャッシュを無駄なく利用することで、効率化を図る。
メインメモリーは、キャッシュと比較すると大幅に遅い。
そこで、メインメモリー上にあるもので、必要になりそうなものをあらかじめキャッシュに取り込んでおく(プリフェッチする)ことで、メモリーアクセスのレイテンシーを隠蔽、効率化を図る。
このために「メモリー・ディスアンビグエーション」というインテリジェントなアルゴリズムが搭載されている。アルゴリズムが、まもなく実行される命令のデータを見込み的にロードすることで、アウトオブオーダー処理の効率を高める。
効率が高まるかどうかは、このアルゴリズムの予測が当たるかどうかに依存することになる。
YonahのMedia Boostの改良版。
従来、128ビットSSE命令は2クロックが必要だったが、これを1クロックで処理できるようにした。かくして2倍速となる。
コメントなどを投稿するフォームは、日本語対応時のみ表示されます
通信用語の基礎知識検索システム WDIC Explorer Version 7.04a (27-May-2022)
Intel
IA-32
