PCI Express

読み:ピースィーアイ・エクスプレス
外語:PCI Express: Peripheral Component Interconnect Express 英語
品詞:固有名詞

開発コードネーム3GIOとしてIntelにより開発され、PCI 3.0から仕様が盛り込まれた高速I/Oアーキテクチャー。

目次

  • 2002(平成14)年: PCI Express 1.0
  • 2005(平成17)年: PCI Express 1.1
  • 2007(平成19)年1月15日: PCI Express 2.0 正式仕様が決定
  • 2007(平成19)年2月7日: PCI Express External Cabling 1.0発表
  • 2010(平成22)年11月: PCI Express 3.0準拠の製品登場

シリアルバス

バスの仕様

これは従来のPCIパラレルバスインターフェイスと違い、ポイント・トゥー・ポイントシリアルバスインターフェイス技術である。これは少ないピン数で高速な通信を実現するための工夫の一つといえる。

Intelによれば、1GHz前後がパラレルインターフェイスの限界であり、それ以上に転送レートを上げるためにはシリアルインターフェイスにせざるを得ない、としている。

バスの速度

詳細は後述するが、物理層速度と有効帯域は、それぞれ次の通りである。

標準速は1×、2倍速が2×、4倍速が4×となる。

  • 1× (PCI Express 1.0から) ‐ 物理層速度2.5Gbps、有効帯域2Gbps=250Mバイト/秒
  • 2× (PCI Express 2.0から) ‐ 物理層速度5.0Gbps、有効帯域4Gbps=500Mバイト/秒
  • 4× (PCI Express 3.0から) ‐ 物理層速度8.0Gbps、有効帯域約7.877Gbps≒0.985Gバイト/秒

なお上記は1方向あたりの速度であり、双方向つまり1レーンあたりの速度はこの倍となる。

物理層プロトコル

PCI Expressの物理層プロトコルは、データ幅1ビット、0.8Vの差動駆動シリアルバスである。

標準速の1×では1レーンあたりの片方向ベアラー速度(物理層速度)は2.5Gbpsである。

これが8b/10b符号によりPLLのロックが保証(Embedded Clock Signaling)されるが、同時に符号化に伴い20%速度が減るので、標準速の1×では1レーンあたり片方向2.5Gbps×80%=2Gbps、つまり250Mバイト/秒となる。双方向合わせれば倍の500Mバイト/秒が有効帯域ということになる。

帯域(転送速度)と有効帯域を区別するため、物理層の速度は「2.5GT/秒」(GT=Giga transfers)のように表現されることがある。

なお、後述する2倍速(2×)や4倍速(4×)であれば、それぞれ1Gバイト/秒、2Gバイト/秒の有効帯域が実現されることになる。

従来の標準的なPCI(32ビット33MHzで133Mバイト/秒)と比較すると、1×の場合でも片方向で約2倍、双方向なら約4倍の帯域が実現されている。

レーンと帯域

PCI Expressでは、速度や帯域幅について、帯域とレーンという二種類の概念がある。表示は、帯域×レーンとし、帯域が1の時には帯域の表記を略す。

規格の一覧

帯域

帯域は、2.5Gbps(片方向の物理層速度)を基準とする通信可能な容量(≒速度)である。1倍速、2倍速(5Gbps)、4倍速(10Gbps)などのデータレートが考慮されている。

最初に登場したPCI Express 1.0では1倍速のみ対応するが、複数のデータレート混在時のネゴシエーション規格も最初から存在する。2倍速はPCI Express 2.0から登場した。

レーン

束ねる技術

PCI Express 1.0では、データレートの向上は未来技術とし、近い将来への拡張性として1×のまま複数レーンの同時使用による帯域拡大を可能としている。

レーンは、信号線の束数と考えると分かりやすい。信号線は片方向2本、双方向は倍の4本が単位であり、この双方向一組4本をレーン(lane)という最小単位として扱う。

必要に応じて1レーン(×1)、2レーン(×2)、4レーン(×4)、8レーン(×8)、12レーン(×12)、16レーン(×16)、32レーン(×32)が、仕様上存在する。しかしこの全てが実用化されるかといえば必ずしもそうではない。

PCI Express ×1 写真の下/写真の上は通常のPCI
PCI Express ×1 写真の下/写真の上は通常のPCI

PCI Express ×16 写真の上/写真の下は通常のPCI
PCI Express ×16 写真の上/写真の下は通常のPCI

パソコン用の一般的なI/Oには1レーン(1×1、500Mバイト/秒)のものが、またグラフィックスカード用には16レーン(1×16、8Gバイト/秒)のものが、よく利用されている。

16レーン

レーン数は多くも少なくもできるが、スロットのサイズが従来のPCIと近いものになる16レーンが手頃で、よく使われている。

1×16の場合、AGP 8×(2.132Gバイト/秒)の約4倍速となる。

PCI Expressでこの速度が実現されたことで、PCIの後継だったAGPの後継は、再びPCIの名を冠したPCI Expressに決定した。それでも、これはあくまで汎用バスなのであり、1×16をシリアルAGPなどと呼んだりはしない。グラフィック専用のAGPとは設計概念自体、異なるからである。

また、PCI Express 2.0からは倍速の2×16が、PCI Express 3.0からは4倍速の4×16がそれぞれ使用されるようになった。

4レーン〜8レーン

4レーン(1×4、2Gバイト/秒)と8レーン(1×8、4Gバイト/秒)はサーバー機用の用途が考慮されていて、1×4はPCI-X 266相当、1×8はPCI-X 533相当である。

歴史的に、標準速(1×)の場合は1を略して単に×1、×4、×8、×16のように書かれることもある。

通常のコネクターでは、小さいスロットに大きなカードを挿すことはできない(逆は可能)が、内側の端が切り取られている「エッジフリー」タイプのコネクターを採用した製品もあり、この場合、×1や×4などに、大型の×16用カードを挿すことができる。ただし動作性能は挿したスロット相当に落ちる。

PCI Express用電源コネクター

現在、GPUの消費電力が増大し、スロット経由での電力供給が難しくなった。このため、グラフィックカード自体に専用の電源供給コネクターが装備されるようになった。

ATX12V電源において「PCI Express用電源コネクター」などと称し、6ピンか8ピンで電源が供給可能になっている。

プロトコル階層

PCI Expressはプロトコルの階層構造(レイヤー構造)を採用した。

下から順に、次の5層に分けられている。

  1. 物理層
  2. データリンク層
  3. トランザクション層
  4. ソフトウェア層
  5. コンフィギュレーション/OS層

将来的に高速化などをする場合は、物理層だけを変えれば済むようになった。

またソフトウェア層以上では従来のPCIと互換性があり、ソフトウェアからは普通のPCIとして見える。このためPCIからの移行が容易である。これが、ハードウェアは全く別物であっても、PCIの名が冠されている最大の理由である。

電圧・電流

PCI Expressは3.3Vで稼働し、5V版は存在しない。供給される電源は3.3V12Vである。電流容量は用途に応じて数種類存在する。

  • ×1のデスクトップ向け
  • ×1のサーバー用、×4、×8、×16の汎用I/O向け
    • 最大25W
    • +3.3V: 3A
    • +12V: 2.1A
  • ×16のグラフィック用
    • 最大40W
    • +3.3V: 3A
    • +12V: 3.3A

スロットコネクター

コネクターは電源容量とは無関係にレーン数ごとにあり、レーン数が増えるごとに長くなる。

なお、より上位のスロットには、下位のカードを差し込むことが可能で、例えば×16の長いスロットに、エッジの短い×1のカードを挿すことができる。

ピンアサイン

PCIは5V3.3Vとがあったが、PCI Expressは3.3Vのみ。カードの長さに応じたスロットの違いはあるが、電圧の差異による違いは現時点では存在しない。

基板と端子は両面あるが、部品面をB面、はんだ面をA面という。

各レーンは、送信に3ピン、受信に3ピンを使う。送信/受信ともに4ピンずつ確保しており、余った1ピンにはGND、予備、あるいは別の機能を割り振っている。

最後に#が付く信号は、負論理信号を表わす。

ピンB面A面機能
1+12VPRSNT1#カード挿入後はLOWにプルダウンされる
2+12V+12V 
3RESERVED+12V 
4GNDGND 
5SMCLKTCKSMBus/JTAG用ピン
6SMDATTDI
7GNDTDO
8+3.3VTMS
9TRST#+3.3V
10+3.3Vaux+3.3Vスタンバイ電源
11WAKE#PWRGDリンク再接続、パワーグッド
キーノッチ
12RESERVEDGND 
13GNDREFCLK+基準クロック
14HSOp(0)REFCLK−レーン0送信
15HSOn(0)GND
16GNDHSIp(0)レーン0受信
17PRSNT2#HSIn(0)
18GNDGND 

ここまでは、レーン数を問わず共通。以下、×4の場合を例示する。

19HSOp(1)RESERVEDレーン1送信
20HSOn(1)GND
21GNDHSIp(1)レーン1受信
22GNDHSIn(1)
23HSOp(2)GNDレーン2送信
24HSOn(2)GND
25GNDHSIp(2)レーン2受信
26GNDHSIn(2)
27HSOp(3)GNDレーン3送信
28HSOn(3)GND
29GNDHSIp(3)レーン3受信
30RESERVEDHSIn(3)
31PRSNT2#GND 
32GNDRESERVED

×8や×16の場合は、4レーンごとに、伸ばされていくことになる。

×8や×16の場合は次がある。

33HSOp(4)RESERVEDレーン4送信
34HSOn(4)GND
35GNDHSIp(4)レーン4受信
36GNDHSIn(4)
37HSOp(5)GNDレーン5送信
38HSOn(5)GND
39GNDHSIp(5)レーン5受信
40GNDHSIn(5)
41HSOp(6)GNDレーン6送信
42HSOn(6)GND
43GNDHSIp(6)レーン6受信
44GNDHSIn(6)
45HSOp(7)GNDレーン6送信
46HSOn(7)GND
47GNDHSIp(7)レーン7受信
48PRSNT#2HSIn(7)
49GNDGND 

×16の場合はさらに次がある。

50HSOp(8)RESERVEDレーン8送信
51HSOn(8)GND
52GNDHSIp(8)レーン8受信
53GNDHSIn(8)
54HSOp(9)GNDレーン9送信
55HSOn(9)GND
56GNDHSIp(9)レーン9受信
57GNDHSIn(9)
58HSOp(10)GNDレーン10送信
59HSOn(10)GND
60GNDHSIp(10)レーン10受信
61GNDHSIn(10)
62HSOp(11)GNDレーン11送信
63HSOn(11)GND
64GNDHSIp(11)レーン11受信
65GNDHSIn(11)
66HSOp(12)GNDレーン12送信
67HSOn(12)GND
68GNDHSIp(12)レーン12受信
69GNDHSIn(12)
70HSOp(13)GNDレーン13送信
71HSOn(13)GND
72GNDHSIp(13)レーン13受信
73GNDHSIn(13)
74HSOp(14)GNDレーン14送信
75HSOn(14)GND
76GNDHSIp(14)レーン14受信
77GNDHSIn(14)
78HSOp(15)GNDレーン15送信
79HSOn(15)GND
80GNDHSIp(15)レーン15受信
81PRSNT#2HSIn(15)
82RSVD#2GND 

PCI Expressの対抗としては、パラレルPCIの拡張であるPCI-Xがある。

また、スパコンなどの分野で活躍するInfiniBandも、元々はPCIの後継を標榜していたもので、PCI Expressの対抗といえる。

関連するリンク
PCI-SIG - PCI Express
用語の所属
PCI 3.0
PCI
関連する用語
PCI Express Mini Card
Low Profile PCI Express
3GIO
MXM

コメントなどを投稿するフォームは、日本語対応時のみ表示されます


KisoDic通信用語の基礎知識検索システム WDIC Explorer Version 7.04a (27-May-2022)
Search System : Copyright © Mirai corporation
Dictionary : Copyright © WDIC Creators club