ゲート回路の接続法で、単に出力を並列に接続するだけでORの論理を得ようとするもの。バスラインインターフェースも小規模・低速ならば、この接続で作ることができる。"OR" とは名付けられているが、DTLやTTLの場合は負論理の "OR"、つまり普通のゲートの呼び名では "AND" に相当することに注意しなければならない。
回路図では、結線の交点に論理シンボルを描いて、そこに論理操作がある旨を分かりやすく示すことがある。
DTLの世代までは普通に行なわれていたテクニックであったが、TTLでは高速化を目的として出力回路が変更されたため、許されない接続法となってしまった。無理に接続すれば動作を保証されないばかりか、素子の破壊を招きかねない。それでも必要な場合、TTLには「オープンコレクタ出力」という変種がファミリー内に用意されているので、これを使わなくてはならない。
今ではゲート単価が下がったことと、動作速度が遅い欠点があるために、このような貧乏臭い技術の出番は少なくなった。