バウンダリスキャンテストなどに用いるための標準的な試験手法を定めた業界団体、およびその試験手法。IEEE 1149.1として標準化されている。

目次 概要 物理層 信号線 コネクター 上位層 プロトコル CPUのデバッグ

概要

シリアル通信を用いて、ICの内部回路と通信をするための仕組みを定義する。

IC内部にIC自身の試験回路を導入し、この試験回路を用いて試験をする手法をバウンダリスキャンテストという。これにより、IC端子に影響を与えずにIC端子状態を調べたりできるほか、IC端子の入出力する値を変更したりできる。

またテスト以外にも、RAMやEEPROM(CPU内蔵も含む)、FPGAなどの読み取り/書き込みにも用いられている。

物理層

信号線

JTAGでは、4本の信号線を用いる。

• TCK (クロック)
• TDI (データ入力)
• TDO (データ出力)
• TMS (状態制御)

この他に、リセット信号としてTRSTを使うこともある。

なお、信号線の用途規定はあるが、信号の電気的特性(信号レベル、物理層)は規定されていない。ICに応じて、CMOSレベル、LVTTLレベル、LVCMOSレベルなどが使われている。

コネクター

JTAGでは、コネクターの定めもない。回路設計担当が都合の良いように作ったり、あるいはCPU等の仕様やメーカーで採用しているデバッガーの仕様などに合わせて選ばれる。

従って、基板上にあるピンの形状やピン数もまちまちである。

基本的に開発用なのでここにコストを掛けても無意味なので、ピンヘッダーなどを建ててここにケーブルを取り付けるようにしている例が多い。

上位層

プロトコル

IEEE 1149.1では、データリンク層から上の通信プロトコルとして、基本的な手順を定めている。

この規格ではプライベート命令として拡張の余地が残されているが、各メーカーはこのプライベート命令をフル活用して、様々なオプション機能を搭載している。

JTAGによるFPGAやCPLDの書き込みは重宝されているが、元々想定されていなかったこのような機能もプライベート命令で実現しているためメーカーごとに違っており、またメーカーが仕様を公開しない場合には容易にはその手法が分からない。

IEEE 1149.1の拡張として、これらデバイスプログラミング用の規格にIEEE 1532が作られたが、普及する気配がない。デバイスメーカーは、不揮発メモリーへの書き込み手順を公開したがらない傾向にある。

CPUのデバッグ

組み込み開発では、CPUのデバッグとして使われるケースが多い。

しかしCPUは種類が様々ある上に、種類ごとに中身も相当な差異が存在する。当然ながら、このCPUのデバッグもCPUごとに違っている。

この標準規格を定めようということで、Nexus 5001 Forumにより、Nexus 5001 Forum Standard、IEEE-ISTO 5001 1-1999なる規格が作られ、JTAGのインターフェイスを用いてのCPUデバッグプロトコルの統一化を目指しているらしいが、こちらも全く普及していない。

現状の不統一のままでもデバイスメーカーは困っていないので、敢えて仕様を変えるリスクを冒してまで標準化しようとは思っていないらしい。そもそもデバイスメーカーは、こういったデバッグプロトコルも公開したがらない傾向にある。

リンク

関連する用語
CPU
FPGA
CPLD

[再検索] [戻る]