| ア | イ | ウ | エ | オ |
| カ | キ | ク | ケ | コ |
| サ | シ | ス | セ | ソ |
| タ | チ | ツ | テ | ト |
| ナ | ニ | ヌ | ネ | ノ |
| ハ | ヒ | フ | ヘ | ホ |
| マ | ミ | ム | メ | モ |
| ヤ | ユ | ヨ | ||
| ラ | リ | ル | レ | ロ |
| ワ | ヰ | ヴ | ヱ | ヲ |
| ン |
| A | B | C | D | E |
| F | G | H | I | J |
| K | L | M | N | O |
| P | Q | R | S | T |
| U | V | W | X | Y |
| Z | 数字 | 記号 | ||
共有バス方式のマルチプロセッサーで使われるアーキテクチャーの一つで、メモリーへのアクセスが各プロセッサーに依存していて不均一(Non-Uniform)であるもの。
ヘテロジニアスなマルチプロセッサー構成でよく見られる。
メモリー空間は単一であり、このため単一の物理的なメモリーを共有することができる。しかし各プロセッサーごとにアクセス可能なアドレスが決められており他のプロセッサーのアドレスへのアクセスが制限されていて、物理的には単一でも、現実には各々で分断されている設計をいう。
コメントなどを投稿するフォームは、日本語対応時のみ表示されます