| ア | イ | ウ | エ | オ |
| カ | キ | ク | ケ | コ |
| サ | シ | ス | セ | ソ |
| タ | チ | ツ | テ | ト |
| ナ | ニ | ヌ | ネ | ノ |
| ハ | ヒ | フ | ヘ | ホ |
| マ | ミ | ム | メ | モ |
| ヤ | ユ | ヨ | ||
| ラ | リ | ル | レ | ロ |
| ワ | ヰ | ヴ | ヱ | ヲ |
| ン |
| A | B | C | D | E |
| F | G | H | I | J |
| K | L | M | N | O |
| P | Q | R | S | T |
| U | V | W | X | Y |
| Z | 数字 | 記号 | ||
共有メモリー構造をもつプロセッサー設計において、メインメモリーとキャッシュメモリーにおけるデータの一貫性。特にキャッシュコヒーレンシーを言うことが多い。
メインメモリーなど共有メモリーの内容をキャッシュに保存するとき、各CPUコアごとにキャッシュがある場合などは、そのキャッシュ間のデータ不一致という問題が生じる。
これは特にマルチコアのプロセッサーでは重大な問題となるが、読み取った内容が他で更新された場合、何らかの方法でそれを通知しなければ、既に古くなり不正となった内容を参照してしまうことになり、プログラムは正常に動作できない。
キャッシュメモリーの場合、キャッシュコヒーレンシーはこのような状況でも各キャッシュとメインメモリー間の一貫性を保つ。
コメントなどを投稿するフォームは、日本語対応時のみ表示されます