WideIO

バスの動作周波数は200MHzで、LPDDR2の約半分である。

またLPDDR2がDDRだったのに対して、WideIOはSDRであり、ここでもクロック周波数あたりのスループットを半分としている。

その代わり、計512ビットという広帯域のバスを使うため、200MHzでも12.8Gバイト/秒という高スループットが達成され、LPDDR3を800MHzで動作させた時の更に倍のスループットとなる。

電源電圧が1.2Vと1.8Vの2電源である点はLPDDR2/3と同じ。

また、シリコンダイの最大容量が32GiビットなのもLPDDR3と同じである。

WideIOが従来のDRAMと大きく異なるのは、シリコン貫通電極(TSV:Through Silicon Via)技術を使う前提となっていることである。

TSV技術は、積層したシリコンダイの裏表に電極を貫通させて短距離高密度な接続を実現するもので、高速かつ低コストなシリコンダイの接続手段である。

さて、せっかく貫通する電極があるなら、それを亀の子に重ね合わせれば複数のメモリーを一つにできる。そこでWideIOも、TSVを利用するため入出力ピンの位置も合わせて規定している。

仕様上は、最大で4枚のDRAMシリコンダイがTSV接続できるようになっている。一つのダイあたり32Giビット(4Giバイト)なので、4枚で16Giバイトのメモリースタックが実現できる。