| ア | イ | ウ | エ | オ | 
| カ | キ | ク | ケ | コ | 
| サ | シ | ス | セ | ソ | 
| タ | チ | ツ | テ | ト | 
| ナ | ニ | ヌ | ネ | ノ | 
| ハ | ヒ | フ | ヘ | ホ | 
| マ | ミ | ム | メ | モ | 
| ヤ | ユ | ヨ | ||
| ラ | リ | ル | レ | ロ | 
| ワ | ヰ | ヴ | ヱ | ヲ | 
| ン | 
| A | B | C | D | E | 
| F | G | H | I | J | 
| K | L | M | N | O | 
| P | Q | R | S | T | 
| U | V | W | X | Y | 
| Z | 数字 | 記号 | ||
AMDが開発したマザーボード上に実装されるチップ間インターフェイスの一つ。
開発コードネームはLightning Data Transport(LDT)。アメリカ テキサス州の非営利法人HyperTransport Technology Consortiumが管理とライセンス供与を行なっている。
HyperTransportは、ノースブリッジと、InfiniBandやPCIコントローラー、サウスブリッジなどとデイジーチェーン接続するバスであり、IC間をポイント・トゥー・ポイントで結ぶ。
HyperTransportはマザーボード実装のみが前提となっていてカード等による追加ということはできないが、現在さまざま存在するマザーボード上のバスを、これによってある程度統一することが可能となる。
次のバージョンが存在する。
以降ではHyperTransport 1について述べる。
特徴としては、データ幅(レーン数)は2・4・8・16・32ビットから選ぶことができ、必要となるピン数が少なく済む点があげられる。
2レーン構成で24ピン(信号線はこのうち16本)、32レーン構成で197ピン(信号線は148本)である。
速度は、HyperTransport 1.1までは800MHz動作で、1レーン当たり最大1.6Gバイト/秒、全体で最大12.8Gバイト/秒、である。
| データ幅 (レーン) | 2 | 4 | 8 | 16 | 32 | |
|---|---|---|---|---|---|---|
| 信号線 | データピン数 | 8 | 16 | 32 | 64 | 128 | 
| クロックピン数 | 4 | 4 | 4 | 8 | 16 | |
| 制御ピン数 | 4 | 4 | 4 | 4 | 4 | |
| 小計 | 16 | 24 | 40 | 76 | 148 | |
| 電源 | 電源(VHT) | 2 | 2 | 3 | 6 | 10 | 
| GND | 4 | 6 | 10 | 19 | 37 | |
| PWROK | 1 | 1 | 1 | 1 | 1 | |
| RESET_L | 1 | 1 | 1 | 1 | 1 | |
| 総ピン数 | 24 | 34 | 55 | 103 | 197 | |
| 最大転送速度 (GB/s @800MHz) | 0.8 | 1.6 | 3.2 | 6.4 | 12.8 | |
また既存のプラグアンドプレイに準拠しているため、OSからは通常のPCIバスと認識される。そのため特別なデバイスドライバーを必要としない。
この規格に対抗するIntel規格のバスには、次のものがある。
バスを汎用化するか専用化するかは設計思想(コンセプト)の問題で、それ自体に善し悪しは無い。Intelの場合はこのように専用化し、用途ごとに別々のインターフェイスが用意されている。専用化された場合、一般には余分な制御などが不要となるため、高速化される。
対して、HyperTransportは汎用バスである。
Intelの場合、ノースブリッジもサウスブリッジも自社で作る技術力があるので、その間のバスは専用バスかつ非公開でも問題はない。しかしAMDはサウスブリッジまで独占するだけの力がないため、汎用バスで、かつ仕様がオープンになった。
コメントなどを投稿するフォームは、日本語対応時のみ表示されます